0人評分過此書
-
第七章 FPGA在通訊、工業控制及界面進階應用
-
7-1 實驗7-1 以FPGA晶片化正弦波PWM交流變頻實驗
-
7-2 實驗7-2 FPGA的8位數十進位加減乘除計算機實驗
-
7-2-1 功能說明
-
7-2-2 實驗測試
-
7-2-3 完整計算機的整合
-
-
7-3 實驗7-3 UART的硬體結構電路
-
7-3-1 包德率產生器(Baudrate Generator)
-
7-3-2 UART的傳出TX控制電路
-
7-3-3 UART的接收RX控制電路
-
7-3-4 UART的整合控制電路uarts實驗
-
7-3-5 UART的進階整合控制電路uartkidp實驗
-
-
7-4 同步串列SCI的硬體結構電路
-
7-4-1 簡易主控模式的SCI串列同步傳輸電路
-
7-4-2 實驗7-4 SCI串列同步傳輸的串列SDAC電路控制
-
7-4-3 實驗7-5 雙向主次控模式的SCI串列同步傳輸電路控制
-
-
7-5 實驗7-6 可變傳輸率的數位QPSK控制及其介面連結
-
7-5-1 電路結構原理
-
7-5-2 MCU介面電路對應FIFO及QPSK的寫入控制
-
7-5-3 硬體測試實驗
-
-
7-6 實驗7-7 I2C串列同步傳輸電路
-
7-6-1 簡介
-
7-6-2 簡易的I2C串列同步傳輸週邊電路設計和模擬
-
7-6-3 I2C串列同步介面埠的Flash ROM 24lc64的讀寫控制
-
7-6-4 I2C搭配鍵盤掃描作輸入設定和資料顯示的24Ic64讀寫控制
-
-
7-7 實驗7-8 JTAG串列同步傳輸介面電路
-
7-7-1 JTAG介面電路簡介
-
7-7-2 JTAG的邊界電路掃描(Boundary Scan)
-
7-7-3 JTAG的電路結構
-
7-7-4 簡易的JTAG的電路結構規劃設計和模擬
-
7-7-5 整合的JTAG電路結構規劃設計和模擬
-
7-7-6 整合的JTAG的電路實驗和測試
-
-
7-8 實驗7-9 DSP模組FIR數位訊號處理濾波器電路
-
7-8-1 通帶瀘波器的模組建構
-
7-8-2 FIR瀘波器的實體電路測試實驗
-
7-8-3 以鍵盤掃描設定頻率的FIR瀘波器電路測試實驗
-
-
-
第八章 MCU晶片設計及其I/O介面電路
-
8-1 實驗8-1 8051單晶片的擴充介面和FPGA介面連結
-
8-1-1 電路功能描述
-
8-1-2 接腳配置
-
8-1-3 模擬時序
-
8-1-4 測試實驗
-
8-1-5 實驗8-1-5 鍵盤掃描中斷及MCU擴充介面和UART連結
-
-
8-2 實驗8-2 簡易16位元單晶片SMCU7硬體電路設計和測試實驗
-
8-2-1 SMCU的架構設計規劃及模擬測試
-
8-2-2 SMCU7的雷路架構描述
-
8-2-3 SMCU7的程式運作模擬
-
8-2-4 Smcu7的實際運作測試實驗
-
-
8-3 實驗8-3 16位元程式記憶體的risc之8位元單晶片
-
8-3-1 16位元PD程式記憶體48個精簡指令RISC單晶片指令架構簡介
-
8-3-2 中斷的處理及連結
-
8-3-3 程式斷點及除錯控制以及riscpua.vhd的電路架構描述
-
8-3-4 測試程式的編輯及其模擬
-
8-3-5 實際載入運作測試及其jtag的訊號捕抓分析測試
-
-
8-4 實驗8-4 32位元管線結MIPS的CPU設計處理和測試
-
8-4-1 MIPS CPU的指令架構說明
-
8-4-2 簡化的MIPS CPU架構設計
-
8-4-3 Fetch抓取指令運作描述
-
8-4-4 管線結指令運作
-
8-4-5 MIPS管線結處理及設計描述
-
8-4-6 管線結對應於資料序執行所產生的資料危障(HARZARD)
-
8-4-7 管線結對應於資料序執行的資料危障(HARZARD)處理
-
8-4-8 第4層的資料記憶體讀出LW運作管線結資料危障自動處理
-
8-4-9 32位元記憶體及暫存器的管線結MIPS
-
8-4-10 模擬實驗測試
-
8-4-11 以記憶體映射的週邊擴充電路
-
8-4-12 具有記憶體映射週邊的MIPS及其實驗測試
-
8-4-13 實驗測試
-
-
-
第九章 NiosⅡ的cpu結構及組合語言
-
9-1 NiosⅡ特性
-
9-1-1 暫存器REGISTER
-
9-1-2 算數邏輯單元ALU
-
9-1-3 對應客戶特定0-255個指令的處理
-
9-1-4 例外(Exception)及中斷(Interrupt)控制器
-
9-1-5 記憶體及I/O的結構
-
9-1-6 JTAG除錯模組
-
-
9-2 組合語言的模態及格式
-
9-2-1 r0-r31的32個通用和特殊暫存器
-
9-2-2 NiosⅡ處理器的運作模式
-
9-2-3 例外事件處理
-
9-2-4 除錯模式
-
9-2-5 記憶體及週邊的存取
-
9-2-6 處理器的重設態
-
-
9-3 NiosⅡ指令集簡介
-
9-3-1 I型態指令
-
9-3-2 R型態指令
-
9-3-3 J型態指令
-
-
9-4 以指令的運作分類
-
9-4-1 資料的傳輸
-
9-4-2 算數及邏輯指令ALU
-
9-4-3 搬移指令MOV
-
9-4-4 比較指令
-
9-4-5 移位和旋轉指令
-
9-4-6 程式分岔的控制指令
-
9-4-7 其他的特殊控制指令
-
9-4-8 NiosⅡ的管線結運作
-
-
9-5 指令碼格式
-
-
第十章 NOISⅡ的SOPC建構器Builder
-
10-1 開啟新的專案
-
10-2 SOPC建構器的產生和建立
-
10-3 SOPC主體結構的建立
-
10-4 NOIS_MOD2的專案結構組譯及檢視
-
10-5 NOIS_MOD2的專案結構接腳配置設定和功能說明
-
10-6 NOIS_MOD2系統組構完成所產生的硬體描述電路簡介
-
10-6-1 VHDL的LED_PIO模組下屬電路描述
-
10-6-2 VHDL的BUTTON_PIO模組下屬電路描述
-
10-6-3 VHDL的LCD_PIO模組下屬電路描述
-
10-6-4 VHDL的BOOT_ROM模組下屬電路描述
-
10-6-5 VHDL的SYSTEM_TIMER模組下屬電路描述
-
10-6-6 NOIS_MOD2的SOPC模組NOIS2_1.VHD外部介面埠電路描述
-
-
10-7 NOIS2_1的系統軟體的運作
-
10-7-1 NOISⅡIDE的軟體發展範例製作應用
-
10-7-2 system.h引函檔的說明
-
10-7-3 ALT_TYPE.H引函檔的說明
-
10-7-4 Altera_avalone_pio_reg_h引函檔的說明
-
-
10-8 程式的下載及執行
-
10-9 建構一個新的軟體程式
-
10-10 修改編輯一個新NOISⅡ新硬體
-
10-11 利用NOISⅡ的PIO巴士新增介面來連結的NOISⅡ硬體
-
10-12 發展軟體的相關引函程式說明
-
10-13 實驗10-1 以SN-EP1C12C240系統編輯設計NOISⅡ的簡易程式範例一
-
10-13-1 以SN-EP1C12C240系統編輯設計NOISⅡCPU
-
10-13-2 以SN-EP1C12C240系統編輯設計晶片上的記憶體
-
10-13-3 NiosⅡSOPC內CPU的Avalon巴士設定並列PIO介面
-
10-13-4 NiosⅡSOPC內CPU的Avalon計時器Timer介面及JTAG_UART介面
-
10-13-5 NiosⅡSOPC內CPU的系統辨識碼週邊設定(System ID Peripheral)
-
10-13-6 NiosⅡSOPC系統的noism2硬體週邊的其他相關設定
-
10-13-7 NiosⅡSOPC系統NIOS1A專案的QuartusⅡ相關結構體及腳位設定
-
10-13-8 NiosⅡSOPC系統NIOS1A專案的NIOS2M系統的軟體規劃
-
10-13-9 NiosⅡ系統NIOSM2專案使用jtag_uart_0與PC傳輸訊息
-
-
10-14 NiosⅡ系統NIOSM2專案使用jtag_uart_0與PC作程式除錯
-
10-15 實驗10-2 NiosⅡ系統NIOSM2專案的軟體應用範例二
-
10-15-1 開始建立COUNT_SEG_LEDDSP新專案及軟體程式
-
10-15-2 組譯並執行COUNT_SEG_LEDDPS範例程式
-
10-15-3 除錯COUNT_SEG_LEDDSP範例程式
-
-
10-16 實驗10-3 NiosⅡ專案COUNT_BINARY_4的軟體及硬體除錯範例
-
10-16-1 建立COUNT_BINARY_4新專案及軟體程式
-
-
10-17 實驗10-4 專案helo_led_12加入switch_input作延遲時間設定控制範例
-
- 出版地 ： 臺灣
- 語言 ： 繁體中文
評分與評論
請登入後再留言與評分
PDF
PDF
PDF
PDF
PDF
